(Jaén: Universidad de Jaén, 2017-09-01) López Franco, Cristina María; Casanova Peláez, Pedro J.; Universidad de Jaén. Ingeniería Electrónica y Automática
En el presente proyecto “Diseños con FPGA” se han planteado varios ejercicios prácticos para desarrollar en la
placa Basys 3 de Xilinx utilizando como lenguaje de síntesis el lenguaje VHDL.
El objetivo principal es proporcionar una guía práctica para la iniciación dentro del diseño digital.
Se parte así, desde un punto inicial sentando las bases sobre los dispositivos FPGA, pasando por una
descripción para utilización del lenguaje VHDL, hasta finalmente aprender a utilizar el software proporcionado
por el fabricante de la placa para sintetizar y llevar a la práctica los diseños digitales.
