Diseños con FPGA.
dc.audience.mediator | Universidad de Jaén. Escuela Politécnica Superior (Jaén) | es_ES |
dc.contributor.advisor | Casanova Peláez, Pedro J. | |
dc.contributor.author | López Franco, Cristina María | |
dc.contributor.other | Universidad de Jaén. Ingeniería Electrónica y Automática | es_ES |
dc.date.accessioned | 2022-03-02T11:18:16Z | |
dc.date.available | 2022-03-02T11:18:16Z | |
dc.date.issued | 2017-09-01 | |
dc.description.abstract | En el presente proyecto “Diseños con FPGA” se han planteado varios ejercicios prácticos para desarrollar en la placa Basys 3 de Xilinx utilizando como lenguaje de síntesis el lenguaje VHDL. El objetivo principal es proporcionar una guía práctica para la iniciación dentro del diseño digital. Se parte así, desde un punto inicial sentando las bases sobre los dispositivos FPGA, pasando por una descripción para utilización del lenguaje VHDL, hasta finalmente aprender a utilizar el software proporcionado por el fabricante de la placa para sintetizar y llevar a la práctica los diseños digitales. | es_ES |
dc.description.abstract | In the present project “Diseños con FPGA" several practical exercises have been proposed to be developed in the Basys 3 board of Xilinx using as language of synthesis the language VHDL. The main objective is to provide a practical guide for initiation into digital design. This project, starts from a initial point by laying the foundations on the FPGA devices, passing through a description of how to use the VHDL language, until finally learning how to use the software provided by the board manufacturer to synthesize and implement the digital designs. | es_ES |
dc.identifier.uri | https://hdl.handle.net/10953.1/16340 | |
dc.language.iso | spa | es_ES |
dc.publisher | Jaén: Universidad de Jaén | es_ES |
dc.rights | info:eu-repo/semantics/openAccess | es_ES |
dc.subject.classification | 3304.16 | es_ES |
dc.subject.other | Diseño lógico | es_ES |
dc.subject.other | Logical design | es_ES |
dc.title | Diseños con FPGA. | es_ES |
dc.type | info:eu-repo/semantics/bachelorThesis | es_ES |
Archivos
Bloque original
1 - 1 de 1
Cargando...
- Nombre:
- Disenios_con_FPGA.pdf
- Tamaño:
- 9.96 MB
- Formato:
- Adobe Portable Document Format
- Descripción:
Bloque de licencias
1 - 1 de 1
No hay miniatura disponible
- Nombre:
- license.txt
- Tamaño:
- 1.96 KB
- Formato:
- Item-specific license agreed upon to submission
- Descripción: