Panel para Test Funcional de Circuitos Digitales
| dc.audience.mediator | Universidad de Jaén. Escuela Politécnica Superior (Jaén) | es_ES |
| dc.contributor.advisor | Muñoz Díez, José Vicente | |
| dc.contributor.advisor | Nieto Nieto, Luis Miguel | |
| dc.contributor.author | Carvajal-Padilla, José-Luis | |
| dc.contributor.other | Universidad de Jaén. Ingeniería Electrónica y Automática | es_ES |
| dc.date.accessioned | 2018-11-21T11:59:11Z | |
| dc.date.available | 2018-11-21T11:59:11Z | |
| dc.date.issued | 2018-06-22 | |
| dc.description.abstract | Este TFG abarca el diseño de un entrenador de electrónica digital capaz de interactuar desde una interfaz gráfica instalada en PC con un circuito digital, a través de una plataforma hardware de bajo coste. Con este entrenador se podrán aplicar secuencias de estímulos al circuito digital, ya sea de forma manual o automática, representando su respuesta en pantalla mediante LED, displays de 7 segmentos, tablas numéricas y cronogramas, permitiendo además exportar dichas respuestas a un archivo .csv. | es_ES |
| dc.identifier.uri | https://hdl.handle.net/10953.1/8632 | |
| dc.language.iso | spa | es_ES |
| dc.publisher | Jaén: Universidad de Jaén | es_ES |
| dc.rights | info:eu-repo/semantics/restrictedAccess | es_ES |
| dc.subject.classification | 3311 | es_ES |
| dc.subject.other | Tecnología de la Instrumentación | es_ES |
| dc.title | Panel para Test Funcional de Circuitos Digitales | es_ES |
| dc.type | info:eu-repo/semantics/bachelorThesis | es_ES |
Archivos
Bloque original
1 - 1 de 1
Cargando...
- Nombre:
- memoria.pdf
- Tamaño:
- 3.55 MB
- Formato:
- Adobe Portable Document Format
- Descripción:
NO AUTORIZADO
Bloque de licencias
1 - 1 de 1
No hay miniatura disponible
- Nombre:
- license.txt
- Tamaño:
- 1.96 KB
- Formato:
- Item-specific license agreed upon to submission
- Descripción: