Implementación de aplicaciones en FPGA
dc.audience.mediator | Universidad de Jaén. Escuela Politécnica Superior (Jaén) | es_ES |
dc.contributor.advisor | Casanova Peláez, Pedro J. | |
dc.contributor.author | Sánchez Narváez, Raúl | |
dc.contributor.other | Universidad de Jaén. Ingeniería Electrónica y Automática | es_ES |
dc.date.accessioned | 2021-06-25T10:23:23Z | |
dc.date.available | 2021-06-25T10:23:23Z | |
dc.date.issued | 2018-06-26 | |
dc.description.abstract | Este proyecto se basa en el diseño e implementación de distintas aplicaciones en FPGA enfocadas en el objetivo final de obtención de una calculadora decimal y funcional con las operaciones básicas. Nuestro código irá descrito en lenguaje VHDL Para ello ha sido necesario evaluar las capacidades y posibilidades de una placa donde estará integrada la FPGA y una evaluación de los distintos recursos de los que disponemos para un diseño con la máxima extensión posible. Las decisiones finales adoptadas serán las de diseñar e implementar un teclado matricial de 4 columnas por 4 filas y una disposición visual de dos displays de 4 dígitos por 7 segmentos. Finalmente se mostrará la codificación de la calculadora con sus correspondientes instanciación y funcionalidad de manera explicativa tomando como base el propio código. | es_ES |
dc.description.abstract | This Project is based on the design and implementation of various applications in FPGA. The main objective is obtain a decimal calculator with the functionality in basic operations. The descriptive code will be based on VHDL. Firstly, it will be necessary to make an evaluation of the different capacities and possibilities of our shield, where the FPGA will be integrated. In addition, it will evaluated the resources available for external connections for the purpose of making the design as extensive as possible. Therefore, the final decisions of this project will be make the design and the implementation of a matrix keyboard with 4 columns by 4 rows. Moreover, a hardware assembly with two displays of 4 digits by 7 segments each one. Finally, it will be show the descriptive code of the calculator with an explication step by step of all the instances and functionalities of our code. | es_ES |
dc.identifier.uri | https://hdl.handle.net/10953.1/14353 | |
dc.language.iso | spa | es_ES |
dc.publisher | Jaén: Universidad de Jaén | es_ES |
dc.rights | info:eu-repo/semantics/openAccess | es_ES |
dc.subject | Sistemas Electrónicos | es_ES |
dc.subject.classification | 3304.16 | es_ES |
dc.subject.other | Diseño lógico | es_ES |
dc.subject.other | Logical design | es_ES |
dc.title | Implementación de aplicaciones en FPGA | es_ES |
dc.type | info:eu-repo/semantics/bachelorThesis | es_ES |
Archivos
Bloque original
1 - 1 de 1
Cargando...
- Nombre:
- TFG_Raul_Sanchez_Narvaez.pdf
- Tamaño:
- 4.01 MB
- Formato:
- Adobe Portable Document Format
- Descripción:
Bloque de licencias
1 - 1 de 1
No hay miniatura disponible
- Nombre:
- license.txt
- Tamaño:
- 1.96 KB
- Formato:
- Item-specific license agreed upon to submission
- Descripción: