CREA: Colección de Recursos Educativos Abiertos

 

Implementación de aplicaciones en FPGA

dc.audience.mediatorUniversidad de Jaén. Escuela Politécnica Superior (Jaén)es_ES
dc.contributor.advisorCasanova Peláez, Pedro J.
dc.contributor.authorSánchez Narváez, Raúl
dc.contributor.otherUniversidad de Jaén. Ingeniería Electrónica y Automáticaes_ES
dc.date.accessioned2021-06-25T10:23:23Z
dc.date.available2021-06-25T10:23:23Z
dc.date.issued2018-06-26
dc.description.abstractEste proyecto se basa en el diseño e implementación de distintas aplicaciones en FPGA enfocadas en el objetivo final de obtención de una calculadora decimal y funcional con las operaciones básicas. Nuestro código irá descrito en lenguaje VHDL Para ello ha sido necesario evaluar las capacidades y posibilidades de una placa donde estará integrada la FPGA y una evaluación de los distintos recursos de los que disponemos para un diseño con la máxima extensión posible. Las decisiones finales adoptadas serán las de diseñar e implementar un teclado matricial de 4 columnas por 4 filas y una disposición visual de dos displays de 4 dígitos por 7 segmentos. Finalmente se mostrará la codificación de la calculadora con sus correspondientes instanciación y funcionalidad de manera explicativa tomando como base el propio código.es_ES
dc.description.abstractThis Project is based on the design and implementation of various applications in FPGA. The main objective is obtain a decimal calculator with the functionality in basic operations. The descriptive code will be based on VHDL. Firstly, it will be necessary to make an evaluation of the different capacities and possibilities of our shield, where the FPGA will be integrated. In addition, it will evaluated the resources available for external connections for the purpose of making the design as extensive as possible. Therefore, the final decisions of this project will be make the design and the implementation of a matrix keyboard with 4 columns by 4 rows. Moreover, a hardware assembly with two displays of 4 digits by 7 segments each one. Finally, it will be show the descriptive code of the calculator with an explication step by step of all the instances and functionalities of our code.es_ES
dc.identifier.urihttps://hdl.handle.net/10953.1/14353
dc.language.isospaes_ES
dc.publisherJaén: Universidad de Jaénes_ES
dc.rightsinfo:eu-repo/semantics/openAccesses_ES
dc.subjectSistemas Electrónicoses_ES
dc.subject.classification3304.16es_ES
dc.subject.otherDiseño lógicoes_ES
dc.subject.otherLogical designes_ES
dc.titleImplementación de aplicaciones en FPGAes_ES
dc.typeinfo:eu-repo/semantics/bachelorThesises_ES

Archivos

Bloque original

Mostrando 1 - 1 de 1
Cargando...
Miniatura
Nombre:
TFG_Raul_Sanchez_Narvaez.pdf
Tamaño:
4.01 MB
Formato:
Adobe Portable Document Format
Descripción:

Bloque de licencias

Mostrando 1 - 1 de 1
No hay miniatura disponible
Nombre:
license.txt
Tamaño:
1.96 KB
Formato:
Item-specific license agreed upon to submission
Descripción: