Charte Ojeda, FranciscoUniversidad de Jaén. Informática2024-10-082024-10-082024-09https://hdl.handle.net/10953.1/25108Este manual está dirigido a estudiantes de la asignatura Arquitectura de computadores (o equivalente) y, en general, a cualquiera interesado en la programación en ensamblador de un procesador con ISA (Instruction Set Architecture) RISC-V. Se abordan los modos de direccionamiento de dicha ISA y su conjunto de instrucciones, así como el estudio de técnicas comunes de optimización como son el reordenamiento de código (para evitar riesgos de datos), desenrollado de bucles (para reducir riesgos de control), cauces superescalares y configuración adecuada de la memoria caché. La herramienta utilizada en el manual es el simulador Ripes.application/pdfspaAtribución-NoComercial-CompartirIgual 3.0 Españahttp://creativecommons.org/licenses/by-nc-sa/3.0/es/Arquitectura de computadoresEnsambladorRISC-Vinfo:eu-repo/semantics/learningObjectinfo:eu-repo/semantics/openAccessCiencias Tecnológicas (33)